assign verilog 在 [問題] Verilog Code 多重assign 語法問題- 看板Electronics 的評價 各位版上的大大好小弟最近在看原廠提供的一個FPGA的reference design 的RTL code 其中有一組雙向IO他的語法大概寫成assign SDA = (條件1) ? ... <看更多>
